TSMC chuẩn bị sản xuất chip thế hệ tiếp theo với khoản đầu tư EUV NA cao

Tại sao nó quan trọng: Các khoản đầu tư của TSMC vào công nghệ EUV và EUV NA cao sẵn sàng định hình tương lai của ngành sản xuất chất bán dẫn. Những khoản đầu tư khổng lồ này sẽ cho phép sản xuất chip ngày càng mạnh mẽ và hiệu quả cho nhiều ứng dụng.

Theo Business Korea, TSMC dự kiến ​​sẽ nhận được hệ thống in thạch bản cực tím (EUV) khẩu độ số cao (NA cao) đầu tiên, “EXE:5000” từ nhà sản xuất ASML của Hà Lan vào tháng 9 năm 2024. Mặc dù các phương tiện truyền thông đưa tin khác nhau về ngày giao hàng chính xác – một số gợi ý việc lắp đặt tại trung tâm R&D Hsinchu của TSMC vào cuối năm – nhưng mốc thời gian chính xác ít quan trọng hơn những tác động rộng hơn.

Điểm mấu chốt là quan điểm ngày càng phát triển của TSMC về công nghệ tiên tiến này. Ban đầu thận trọng, công ty hiện đã hoàn toàn áp dụng kỹ thuật in thạch bản EUV NA cao để duy trì vị trí dẫn đầu trong ngành công nghiệp chip cạnh tranh khốc liệt, nơi nhu cầu về các quy trình siêu mịn định hướng AI đang tăng nhanh.

Việc áp dụng máy quét EUV NA cao có vai trò then chốt trong việc phát triển các quy trình dưới 2nm của TSMC. Các hệ thống tiên tiến này tăng khẩu độ số từ 0,33 lên 0,55, cho phép độ phân giải cao hơn và tạo khuôn chính xác hơn trên các tấm bán dẫn.

TSMC có kế hoạch kết hợp máy quét EUV NA cao vào quy trình 1,4nm (A14) của mình, dự kiến ​​đưa vào sản xuất hàng loạt vào năm 2027.

Tuy nhiên, những hệ thống in thạch bản tiên tiến này sẽ không được đưa vào hoạt động ngay lập tức. Sẽ cần phải kiểm tra nghiêm ngặt, tinh chỉnh và tối ưu hóa quy trình trước khi chúng có thể được tích hợp vào sản xuất khối lượng lớn.

Vào thời điểm các hệ thống này đi vào hoạt động hoàn toàn, TSMC dự kiến ​​sẽ nâng cấp lên nút A10, đại diện cho một số thế hệ công nghệ vượt quá khả năng hiện tại của họ. Dòng thời gian này phù hợp với lộ trình rộng hơn của TSMC trong việc thúc đẩy các quy trình sản xuất chip.

Trong cuộc họp báo cáo thu nhập quý 3 năm 2024 của TSMC, CFO Wendell Huang đã phác thảo lịch trình phát triển nút của công ty. Ông tuyên bố: “Chúng tôi sẽ tăng cường N2 vào năm 2026. Cũng sẽ có một số chi phí chuẩn bị cho việc tăng cường N2. Và khi chúng tôi di chuyển mọi nút hàng đầu, ngày càng nâng cao hơn, chi phí chuẩn bị này sẽ ngày càng lớn hơn.”

Mỗi hệ thống EUV NA cao có mức giá đắt đỏ khoảng 384 triệu USD. Tuy nhiên, vị trí dẫn đầu về công nghệ của TSMC trong EUV NA cao dự kiến ​​sẽ thu hút nhiều khách hàng cao cấp hơn đang tìm kiếm khả năng sản xuất chip tiên tiến. Điều này có thể làm gia tăng khoảng cách giữa TSMC và các đối thủ cạnh tranh, đặc biệt là Samsung Electronics, công ty cần bắt kịp trong việc đảm bảo thiết bị EUV có NA cao.

TSMC đã xây dựng được nền tảng vững chắc với công nghệ EUV hiện tại. Hành trình của công ty với EUV bắt đầu một cách nghiêm túc vào năm 2019 với việc ra mắt quy trình N7+, đánh dấu quy trình in thạch bản EUV thương mại đầu tiên trong ngành. Kể từ đó, TSMC đã nhanh chóng mở rộng khả năng EUV của mình, với số lượng hệ thống EUV tăng gấp 10 lần từ năm 2019 đến năm 2023.

Công ty hiện chiếm 56% cơ sở lắp đặt EUV toàn cầu. Gã khổng lồ ngành đúc đã tiếp tục tận dụng EUV trong các quy trình tiếp theo, bao gồm N5 và N3.

Ước tính của ngành chỉ ra rằng TSMC đã vận hành khoảng 10 hệ thống EUV khi triển khai quy trình N7+ vào năm 2019. TSMC đã mua 84 hệ thống EUV vào năm 2022 và hơn 100 hệ thống vào năm 2023.

Cách tiếp cận của TSMC trong việc áp dụng EUV mang tính hệ thống và tập trung vào khách hàng. Công ty đánh giá cẩn thận những cải tiến công nghệ mới dựa trên mức độ trưởng thành, chi phí và lợi ích tiềm năng của khách hàng trước khi đưa chúng vào sản xuất hàng loạt. Công ty nói với The Register: “TSMC có kế hoạch đưa máy quét EUV NA cao đầu tiên cho R&D để phát triển cơ sở hạ tầng liên quan và các giải pháp tạo mẫu cần thiết cho khách hàng nhằm thúc đẩy sự đổi mới”.

Bài viết liên quan

Chuyên Mục: TMP
Bài trước
Quan chức Mỹ xác nhận tin tặc Trung Quốc đã truy cập vào hệ thống nghe lén của cơ quan thực thi pháp luật trong nhiều tháng
Bài sau
Danh sách mong muốn x86: Sự phức tạp của việc tiếp quản Intel trong tưởng tượng